# Klausur Rechnerstrukturen Sommersemester 2015 Aufgabenteil

5. August 2015

Au	fgabe 1: Verbindungsstrukturen und Fehlertoleranz	10 P
Verb	pindungsstrukturen	6 P
a)	Aus welchen Bestandteilen setzt sich die Übertragungszeit $T_{msg}$ einer Nachricht zusammen?	1 P
b)	Zeichnen Sie das Grundmuster der Mischpermutation mit 8 Eingängen und 8 Ausgängen auf. Verwenden Sie hierfür als Hilfe die Vorgaben auf den Lösungsblättern.	1 P
c)	Was ist die Bisektionsbandbreite eines Netzwerks?	1 P
d)	Nennen Sie jeweils zwei statische und dynamische Verbindungsstrukturen.	2P
e)	Nennen Sie zwei Vermittlungstypen des Datentransfers für Verbindungsstrukturen.	1 P
Fehl	ertoleranz	4 P
Kom ten I	ben sei ein elektronisches Gerät bestehend aus einem Mikrocontroller $M$ , zwei munikationsbausteinen $K1$ und $K2$ und zwei Speichern $S1$ und $S2$ . Zum korrek-Betrieb des Geräts werden der Mikrocontroller und jeweils mindestens ein Komkationsbaustein und ein Speicher benötigt.	
f)	Zeichnen Sie das Zuverlässigkeitsblockdiagramm des elektronischen Geräts.	1 P
g)	Ermitteln Sie die Systemfunktion $S$ des elektronischen Geräts und zeichnen Sie außerdem den Strukturbaum für das elektronische Gerät.	2 P
h)	Geben Sie die allgemeine Formel für die Berechnung der Zuverlässigkeit $\varphi_m^n$ eines n-aus-m-Systems an.	1 P

## Aufgabe 2: Low-Power-Entwurf und Leistungsbewertung

10P

#### Low-Power-Entwurf

 $5\,\mathrm{P}$ 

Ein im Jahre 1998 entworfener Prozessor wurde mit einer Kernspannung von 2,0 V bei einer Frequenz von 800 MHz betrieben. 14 Jahre später liegt die Kernspannung eines Prozessors des gleichen Herstellers bei 1,0 V und die zugehörige Frequenz bei 4,0 GHz. Die Kapatzität  $C_{eff}$  blieb über diesen Zeitraum konstant.

- a) Zeigen Sie auf, wie sich die aufgenommene elektrische Schaltleistung  $P_{switching} = 2P$  innerhalb dieses Entwicklungssprunges verändert hat.
- b) Welchen Zusammenhang gibt es zwischen Versorgungspannung und maximal 2P möglicher Frequenz? Wie lässt sich dieser Zusammenhang erklären?
- c) Geben Sie die allgemeine Formel zur Berechnung der elektrischen Leistungsauf- 1P nahme  $P_{total}$  bei CMOS-Schaltungen an.

#### Leistungsbewertung

5 P

Ein Rechner mit der oben angegeben CPU aus dem Jahr 2012 soll nun einer Leistungsbewertung unterzogen werden.

- d) Zur Laufzeitmessung wird ein Benchmark X auf der gegebenen Architektur ausgeführt. Während die Abarbeitung dieses Benchmarks auf einem Referenzsystem 10,5 Sekunden benötigte, wird auf der aktuellen Architektur eine Ausführungszeit von 4,2 Sekunden erreicht. Berechnen Sie die  $SPEC_{ratio_{Y}}$ .
- e) Sie haben für eine Programmausführung auf der gegegeben Rechnerarchitektur 2P die in der Tabelle aufgeführten Werte experimentell bestimmt. Berechnen Sie mit diesen Werten den MFLOPS-Wert für dieses Programm und die gegebene Architektur.

Floatingpointoperation	Anzahl Operationen	Zyklenzahl Operation
Operation 1	$0.3 \cdot 10^6$	7
Operation 2	$ 0, 5 \cdot 10^6 \\ 0, 2 \cdot 10^6 $	5
Operation 3	$0, 2 \cdot 10^6$	12
Operation 4	$1,0 \cdot 10^{6}$	3

f) Nennen und erläutern Sie zwei weitere Maße, die zur Leistungsbewertung einer 2P gegebenen Rechnerarchitektur herangezogen werden können.

## Aufgabe 3: Quantitative Maßzahlen

10 P

#### Quantitative Maßzahlen

10P

Zur Ausführung eines gegebenen Algorithmus stehen zwei Rechensysteme zur Auswahl und Sie sollen entscheiden, welche der Architekturen und zugehörigen Implementierungen des Algorithmus am besten geeignet ist.

Auf System A sind  $\frac{4}{5}$  des Algorithmus parallel ausführbar mit 16 Kernen. Bei der parallelen Ausführung werden 480 Einheitsoperationen ausgeführt. Die Rechenzeit des gesamten Algorithmus beträgt bei sequentieller Ausführung 2 Minuten.

Auf System B sind  $\frac{2}{3}$  des Algorithmus parallel ausführbar mit 10 Kernen. Bei der parallelen Ausführung werden 280 Einheitsoperationen ausgeführt. Die Rechenzeit des gesamten Algorithmus beträgt bei sequentieller Ausführung 1 Minute, 40 Sekunden.

- a) Berechnen Sie für beide Systeme die Rechenzeit bei paralleler Ausführung mittels der Formel aus Amdahls Gesetz, sowie die Beschleunigung S, Effizienz E, Parallelindex I und Auslastung U. Welches System würde den gegebenen Algorithmus am schnellsten ausführen?
- b) Welche Beschleunigung wäre auf System A maximal möglich, wenn die Anzahl 1P der Kerne beliebig erhöht werden könnte?
- c) Welches System würden Sie wählen, wenn der Ausfall eines CPU-Kerns ohne 1P Leistungsverlust tolerierbar sein soll? Begründen Sie.
- d) Als weitere Alternative wird überlegt, System B mit einem anwendungsspezifischen Spezialprozessor zu erweitern. Die Hälfte des nicht-parallelisierbaren Anteils des Algorithmus kann auf diesem Prozessor 10 mal schneller ausgeführt werden als auf einem normalen CPU-Kern. Berechnen Sie die Rechenzeit auf diesem System.
- e) Geben Sie das allgemeine theoretische Maximum für die Effizienz eines Systems 1P an. Kann dieser Wert in der Praxis überschritten werden? Falls ja, unter welchen Umständen?

Auf	fgabe 4: Hardware-Entwurf und Parallele	10 P
	Architekturen	
Para	llele Architekturen	3 P
,	Nennen Sie zwei verschiedene Speicherarchitekturen für Multiprozessoren und geben Sie je ein passendes Programmiermodell mit an.	2 P
b)	Geben Sie die Klassifikation nach Flynn für Architekturen an.	1 P
Hard	ware-Entwurf	7P
,	Nennen Sie drei Entwurfsschritte, die üblicherweise bei einem VHDL-Entwurf durchgeführt werden.	1.5 P
,	Der Entwurf in VHDL sieht verschiedene Hauptbestandteile vor. Nennen Sie diese.	1.5 P
,	Geben Sie eine Beschreibung in VHDL an, die folgende Funktionalität realisiert: Ein Zähler wird alle fünf Takte bis zu einem maximalen Wert um eins erhöht. Dabei wird der maximale Wert über eine externe Schnittstelle gesetzt. In jeder vierten Erhöhung wird für zwei Erhöhungen ein Ausgangssignal gesetzt. Der Ausgang wird auf 0 beim Erreichen des maximalen Werts gesetzt.	4 P
	Vervollständigen Sie die gegebene Codeschablone und achten Sie dabei auf eine sinnvolle Benennung der Bezeichner!  Hinweis: Die Anweisung (others => '0') bedeutet, dass alle Werte eines Vektors auf 0 gesetzt werden.	

## Aufgabe 5: Speicherhierarchie

### 10 P

#### Cache-Kohärenzprotokoll

6 P

Ein Vierprozessorsystem sei speichergekoppelt. Die Caches haben je eine Größe von zwei Cache-Zeilen, welche je genau ein Speicherwort aufnehmen können. Die Füllung des Caches erfolgt von der niedrigsten Cache-Zeile aufwärts, sofern noch freie Zeilen zur Verfügung stehen, andernfalls wird gemäß LRU-Strategie verdrängt. Als Cache-Kohärenzprotokoll komme das aus der Übung bekannte MESI-Protokoll zum Einsatz. Der Cache sei initial leer. Aktionen, die durch das Cache-Kohärenzprotokoll ausgelöst werden und die eine Zustandsänderung einer Cache-Zeile bewirken, werden von der LRU-Strategie nicht als Zugriff gewertet.

- a) Vervollständigen Sie die auf dem Lösungsblatt angegebene Tabelle: Geben Sie 4P jeweils Inhalt der Cache-Zeile und MESI-Zustand an.
- b) Welchen allgemeinen Vorteil bringt der Zustand O des MOESI-Protokolls mit 2P sich?

Cache-Leistung 4 P

Sie sollen prüfen, ob es vorteilhaft wäre eine bestehende Speicherhierarchie mit einer durchschnittlichen Antwortzeit von  $12\,ns$  mit einer von zwei neuen Speicherhierarchien (Variante A und Variante B) zu ersetzen. In Variante A findet der Zugriff auf die nächste Ebene parallel und in Variante B sequentiell statt.

	Variante A	Variante B
Zugriffszeit L1	8ns	3  ns $80  %$
Hitrate L1	$igg  egin{array}{c} 8ns \ 90\% \end{array}$	80 %
Zugriffszeit L2	30ns	17 ns
Hitrate L2	60%	75 %
Zugriffszeit Hauptspeicher	100ns	100ns

- c) Um eine fundierte Aussage treffen zu können, berechnen Sie die durchschnittliche 2P Antwortzeit für beide Varianten. Ist eine Ersetzung sinnvoll und wenn ja, welche Variante wählen Sie?
- d) Was besagt die Inklusionseigenschaft bei hierarchischen Cache-Speichern? 1P
- e) Was ist der Unterschied zwischen einem direkt abgebildeten und einem assozia1P
  tiven Cache?

## Aufgabe 6: Tomasulo und Vektorverarbeitung

10 P

#### Algorithmus von Tomasulo

5 P

5P

a) Untenstehend finden Sie den Zustand der Reservierungstabelle und der Registerdatei eines Superskalarprozessors nach Abarbeitung des ersten Taktes der in Listing 1 dargestellten Befehlsfolge. Geben Sie den Zustand der Reservierungstabelle, sowie der Registerdatei nach Ablauf von Takt 4, d.h. nach drei weiteren Takten, unter Berücksichtigung der in Listing 1 dargestellten Befehlsfolge wieder. Pro Takt kann ein Befehl in die Reservierungstabelle eingetragen werden. Eine Addition benötigt 2 Takte, eine Multiplikation 6 Takte und eine Division 9 Takte.

Takt	Befehlsfolge					
1	add	R4,	R1,	R3		
2	div	RЗ,	R2,	R4		
3	add	R2,	R1,	R2		
4	mul	R1,	R2,	R3		

Listing 1

(Format: Opcode Ziel, Quelle 1, Quelle 2)

Feld	R1	R2	R3	R4
Value	(R1)	(R2)	(R3)	_
Valid	1	1	1	0
RS	_	_	_	Add/Sub 1

Registerdatei

Unit	Empty	InFU	Op	Dest	Src1	Vld1	RS1	Src2	Vld2	RS2
Add/Sub 1	0	0	add	R4	(R1)	1	_	(R3)	1	_
Add/Sub 2	1									
Mul 1	1									
Div 1	1									

Reservierungstabelle

#### Vektorverarbeitung

5 P

b) Vervollständigen Sie das Code-Fragment auf dem Lösungsblatt mittels Vektor- 4P befehlen in Assembler um das folgende Programm zu realisieren:

```
unsigned char i;
unsigned char a[64], b[64], c[64];
for (i = 0; i < 64; i++) {
    c[i] = a[i];
    if (a[i] == 0xff) {
        c[i] = b[i];
    }
}</pre>
```

- c) Vektorbefehle werden oft durch ein spezielles Speichersystem mit Verschränkung (memory interleaving) und mehreren Speicherbänken unterstützt. Wie lange dauert ein Ladebefehl eines 16-elementigen Vektors bei 4 Speicherbänken und einer Latenz von 2 Zyklen
  - mit einem Stride von 4,
  - mit einem Stride von 1?

Institut für Technische Informatik

Lehrstuhl für Rechnerarchitektur und Parallelverarbeitung

Karlsruher Institut für Technologie Prof. Dr. rer. nat. Wolfgang Karl

## Klausur Rechnerstrukturen Sommersemester 2015 Lösungsteil

Name:				
Vorname:				
Matrikelnummer:				
ragen Sie bitte auf jeden	n Blatt Ihren	Namen und	Ihre Matrikelnummer	ein. E

Tragen Sie bitte auf jedem Blatt Ihren Namen und Ihre Matrikelnummer ein. Bitte tragen Sie alle Lösungen und Rechenwege an den vorgesehen Stellen ein und geben Sie keine zusätzlichen Blätter ab, ohne dies dem Aufsichtspersonal mitzuteilen.

**Hinweis:** Bei Rechenaufgaben ist die Angabe des Rechenwegs zwingend erforderlich. Ergebnisse ohne Rechenweg werden **nicht** gewertet.

Zum Bestehen der Klausur sind mindestens 20 Punkte erforderlich.

( ) Ich wünsche **keine** Notenveröffentlichung über einen anonymisierten Code auf der Website des Lehrstuhls.

(Bei Ankreuzen kann die Note erst in der Klausureinsicht erfragt werden.)

## Erreichte Punkte (wird vom Institut ausgefüllt):

Aufgabe	1	2	3	4	5	6
Punkte	/10	/10	/10	/10	/10	/10
					Summe:	/60

	dungsstrukturen und toleranz	10 P
Verbindungsstrukturen		6 P
a) Übertragungszeit:		1 P
( ( ( 1 1	0       0       0       0       0         0       0       1       0       0       1         0       1       0       0       1       0       1 <td>1 P</td>	1 P
c) Bisektionsbandbreite:		1 P
d) Statisch:  •  •  Dynamisch:  •		2 P
e) Vermittlungstypen:  •		1 P

4 P

f) Zuverlässigkeitsblockdiagramm:	1 P
g) Systemfunktion:	2 P
Strukturbaum:	
h) Formel Zuverlässigkeit:	1 P
ii) Tormer Zuverlassigkeit.	1 1

Fehlertoleranz

Aufgabe 2: Low-Power-Entwurf und Leistungsbewertung	10 P
Low-Power-Entwurf	5 P
a) Veränderung elektrische Leistung:	2 P
b) Zusammenhang Spannung – Frequenz:	2 P
c) Formel $P_{total}$ :	1 P
Leistungsbewertung	5 P
d) $SPEC_{ratio_X}$ :	1 P
e) Berechnung MFLOPS:	2 P
f) Zwei Maße zur Leistungsbewertung:	2 P

Aufgabe 3: Quantitative Ma	ßzahlen	10 P
Quantitative Maßzahlen		10 P
a) $T_A(n)$ :		5 P
$T_B(n)$ :		
$S_A(n):$	$S_B(n)$ :	
$E_A(n)$ :	$E_B(n)$ :	
$I_A(n)$ :	$I_B(n)$ :	
$U_A(n):$	$U_B(n)$ :	

Schnellstes System:

b) Maximale Beschleunigung System A:	1 P
c) System das Ausfall eines Kerns tolerieren kann:	1 P
d) Rechenzeit mit Spezialprozessor:	2P
e) Theoretisches Maximum der Effizienz:	1 P
Überschreiten möglich?	

Aufgabe 4: Hardware-Entwurf und Parallele Architekturen	10 P
Parallele Architekturen	3 P
a) Speicherarchitektur   Programmiermodell	2P
b) Klassifikation nach Flynn:	1 P
•	
•	
•	
•	
Hardware-Entwurf	7 P
c) Entwurfsschritte:	1.5 P
•	
•	
•	
d) Hauptbestandteile:	1.5 P
•	1.01
•	
•	

```
4 P
e) _____ counter is
     Port(
        clk : in std logic;
        reset : in std logic;
        _____: in std_logic(n-1 downto 0);
        _____ : out in std_logic
     );
 END ____;
     _____ of counter is
 begin
     count : _____ (clk, reset)
        variable _____ : std_logic_vector(n-1 downto 0);
        variable _____ : std_logic_vector(2 downto 0);
     begin
         if (reset = '1') then
            <= '0';</pre>
            _____:= (others => '0');
            := (others => '0');
         elsif (rising_edge(clk)) then
            if (_____ = "00"
              and not(counter int = (others => '0'))) then
                <= '1';</pre>
            elsif (counter int(1 downto 0) = "10") then
                 <= '0';</pre>
            end if;
            if (_{----} = _{----}) then
                := (others => '0');
            elsif (_____)
                _____ := _____ + 1;
            end if;
            if (_{----} = "100") then
                := (others => '0');
                 ..... := _____ + 1;
            end if;
         end if:
     end _____;
 END ____;
```

## Aufgabe 5: Speicherhierarchie

 $10\,\mathrm{P}$ 

## Cache-Kohärenzprotokoll

6 P

a)

4 P

)									· r -	
Proz.	Aktion			Proz. 2		Pro	z. 3	Proz. 4		
		Zeile 1	Zeile 2							
	init	_	-	_	-	_	-	_	-	
1	rd 2									
3	rd 5									
4	rd 1									
2	rd 2									
3	wr 1									
4	rd 6									
1	rd 4									
2	rd 5									
4	wr 1									
3	rd 4									

b) Vorteil Zustand O:

2P

Cache-Leistung	4 P
c) Berechnung:  • Variante A:	2 P
• Variante B:	
• Empfehlung und Begründung:	
d) Inklusionseigenschaft:	1 P
e) Unterschied:	1 P

# Aufgabe 6: Tomasulo und Vektorverarbeitung 10 P Algorithmus von Tomasulo 5 P 5P

Feld	R1	R2	R3	R4
Value				
Valid				
RS				

Unit	Empty	InFU	Op	Dest	Src1	Vld1	RS1	Src2	Vld2	RS2
Add/Sub 1										
Add/Sub 2										
Mul 1										
Div 1										

#### Vektorverarbeitung

5 P

Vektorbefehle, die zur Lösung der Aufgabe zur Verfügung stehen:

Hinweis: Kommentare zu den Befehlen sind nicht notwendig.

```
SV Rc, V3 \# V3 in c[64] speichern
```

c) Stride von 4:

Stride von 1: